4H-SiC PINエピウェハー – 設計および劣化制御

4H-SiC PINエピウェハー

パワーエレクトロニクスの高い信頼性を保証する最適化されたエピレイヤー設計を備えたPWGの4H-SiC PINダイオードエピウェハーをご紹介します

シェア


シリコンベースのパワーデバイスは理論的限界に近づきつつあり、高破壊電界、高い飽和速度、高い熱伝導率により、次世代パワーエレクトロニクスの中核材料としてシリコンカーバイド(SiC)が台頭しています。ユニポーラデバイス(例:ショットキーバリアダイオードやMOSFET)は、比オン抵抗がユニポーラ限界によって制約されており、ドリフト層抵抗はブレークダウン電圧の二乗に比例して増加します。これに対し、PINダイオードのようなバイポーラ素子は導電変調を活用して高電圧伝導損失を大幅に低減します。PINダイオードはp型アノード、低ドープ量のn型ドリフト層、n型基板で構成されており、エピレイヤーの品質はオンステート性能、スイッチング特性、信頼性に直接影響します。

1. SiC PINエピタキシャル構造と設計

PWGは高品質な4H-SiC PINダイオードエピウェハを提供でき、通常はn型基板上で同等エピタキシャル成長を用いて、バッファ層、ドリフト層、p型接触層を順次堆積して製造されます。各層のドーピング濃度と厚さは、目標電圧定格とオン状態性能に応じて最適化されなければなりません。典型的な製品構造を例に挙げると、エピウェハーは以下から成ります。

エピレイヤー 素材 厚さ ドーピング
接触層 P+ 1μm *
ドリフト層 N- * *
バッファ層 N+ * *
基質 N型SiC

2. SiCエピレイヤーにおける欠陥分布とそれが導電率変調に与える影響

2.1 イオン注入とエピタキシャル成長の欠陥特性の比較

深層過渡分光法(DLTS)および陰極発光法(CL)は、エピレイヤーの欠陥分布を特徴付ける効果的な手法です。Fukayaら(2021)は、2種類のp層形成を用いて製造されたPINダイオードを比較しました。1つはエピタキシャル成長したp層(epi-PIN)で、もう1つはアルミニウムイオン注入(impla-PIN)です。結果は、impla-PINデバイスがドリフト層(接合深度から約6μmの位置)でepi-PINデバイスよりも有意に高い深層濃度を示し、これらのレベル(例:PI1およびPI2、Al関連欠陥に対応する)は接合部からの距離とともに指数関数的に減衰することが示されました。対照的に、epi-PINデバイス内の深層濃度(例:Z₁/₂中心)はドリフト層全体に均一に分布し、約10¹¹〜10¹³cm⁻³の範囲で維持されました。

Fig. 1 DLTS spectra of (a) epi-PIN and (b) impla-PIN
図1 (a) エピピンおよび(b) インプラピンのDLTSスペクトル
Fig. 2 Depth profiles of deep-level concentration from the junction for (a) epi-PiN, (b) impla-PiN
図2 接合部からの深層濃度の深層プロファイル(a) epi-PiN、(b) impla-PiN

さらに重要なのは、epi-PINデバイスが顕著な導電変調を示し、差分比オン抵抗が約0.1Ω·cm²で、単極性理論値の0.24Ω·cm²より低いことです。対照的に、インプラPINデバイスは理論値を大きく上回る1.0Ω·cm²の比オン抵抗を示し、イオン注入による欠陥がマイノリティキャリア寿命および導電変調効率を著しく抑制していることを示しました。陰極発光スペクトルはさらに、impla-PINにおける欠陥関連の発光強度が接合部からより深い領域に向かって急速に低下していることを確認し、DLTSで測定された欠陥濃度の崩壊傾向と一致しました。

Fig. 3 (a) J–V characteristics and (b) differential specific on-resistance of epi-PIN and impla-PIN devices
図3(a)エピピンおよびインプラピン素粒子のJ–V特性および(b)エピピンおよびインプラピンデバイスの差異特異的オン抵抗

2.2 欠陥分布の4H-SiC PINエピレイヤー設計への示唆

上記の研究は、アルミニウムイオン注入が埋め込み領域付近に損傷を与えるだけでなく、点欠陥や複雑な欠陥を生じさせ、ドリフト層に数マイクロメートル、あるいはさらに深く(約10μm)拡散させることも示しています。埋め込み領域から6μm離れた場所でも、欠陥濃度は約10¹²cm⁻³程度で、キャリア寿命を短くするのに十分です。したがって、フカヤらは効果的な導電変調を確保するために、ドリフト層とPN接合部がAl注入領域から少なくとも20μm離れているべきだと推奨しました。しかし、薄いドリフト層(例:10μm)の設計では、イオン注入を用いてp層を形成すると、ドリフト層全体が欠陥影響領域に収まることがあります。したがって、エピタキシャ成長型のp層が好まれます。さらに、エピタキシャル過程(例:高温成長や不純物バックグラウンドの低減)を最適化することで、Z₁/₂中心などの本質的欠陥の濃度をさらに低減し、マイノリキャリアの寿命を向上させることができます。

3. 4H-SiC PINダイオードにおける双極性劣化と抑制戦略

3.1 双極性障害の物理的メカニズム

初期欠陥に加え、Shimboriら(2025)は、双極性デバイスが長期的な高電流ストレス下で順方向電圧ドリフト(ΔVFの増加)劣化も経験することを発見しました。根本的な原因は、電子–正孔再結合によって放出されるエネルギーが基底面転位(BPD)の滑空を促進し、それがスタッキングフォルト(SF)に変換されることです。SFの膨張は少数搬送波を消費し、直列抵抗を増加させ、VFの増加をもたらします。研究によると、緩衝材と基板界面の穴の濃度が約1×10¹⁷cm⁻³を超えると劣化が加速することが示されています。したがって、この界面への穴注入を制限することが劣化抑制の鍵となります。

3.2 陽子埋め込み緩衝層の抑制効果

最近の研究では、バッファ層にプロトンを埋め込む方法が提案されており、水素イオン(主にZ₁/₂中心)によって導入された深層再結合センターを用いて、バッファ層内の少数キャリア寿命を大幅に短縮する(τは元の値の10分の1に減らすことも可能)。これにより、BPD/TED変換点に達する前に穴を効果的に再結合させることが提案されています。実験により、室温(RT)陽子をバッファ層に埋め込み(エネルギー170keV、線量1×10¹⁶cm⁻²)した後、電流密度800A/cm²での順方向電圧ドリフトΔVFが基準試料の1.40Vから0.21Vに減少し、85%の抑制率に相当することが示されました。さらに、移植はバッファ層に限定され、ドリフト層の伝導性能への影響は最小限でした。前方のI–Vの特性はほとんど損なわれませんでした。

Fig. 4 Comparison of forward I–V characteristics of (a) reference PIN diode and (b) proton-implanted buffer layer PIN diode after 800A/cm² stress
図4 800A/cm²の応力後、(a)参照PINダイオードと(b)陽子注入バッファー層PINダイオードの前方I–V特性の比較

パラメータ最適化の観点からは、より高い線量(1×10¹⁶ vs. 1×10¹⁵cm⁻²)および室温での注入(200°Cの加熱注入)は、転位滑空を妨げる点欠陥(水素不純物、空位、間隙物)がより多く存在するため、より強い抑制効果を示しました。さらに、TCADシミュレーションでは、プロトン移植後のバッファ層内のホール濃度が閾値を著しく下回ることが確認され、組換えセンターが注入されたホールのフラックスを効果的に減少させることが証明されました。

Fig. 5 Forward voltage drift percentage as a function of stress time under different proton implantation conditions (dose and temperature)
図5 異なる陽子移植条件(線量および温度)における応力時間の関数としての順方向電圧ドリフトパーセンテージ

3.3 アニーリング回復と陽子移植による相乗効果

特に、プロトン移植は分解を抑制するだけでなく、分解後の回復も促進します。高負荷(2500A/cm²)下でエイジングし、真空中350°Cで2.5時間アニーリングした後、プロトン埋め込みデバイスは完全なVF回復を示したのに対し、参照デバイスは約半分の回復にとどまりました。これは、プロトン移植がSFの結晶環境を変化させ、水素関連欠陥による転位移動エネルギーの調節により、初期のBPD状態に戻しやすくすることを示しています。この発見により、機器の寿命を延ばすための非破壊的な修理方法が示されています。

Fig. 6 Comparison of forward I–V characteristics of reference PIN diode and proton-implanted PIN diode before and after vacuum annealing at 350°C for 2.5 hours
図6 350°Cで2.5時間の真空アニーリング前後における参照PINダイオードと陽子埋め込みPINダイオードの順方向I–V特性の比較

参考文献:

1. 深谷 S.、米沢 Y.、加藤 T.、加藤 M.(2022年)。イオン注入やエピタキシャル成長によって形成されたSiC PiNダイオードの欠陥の深さ分布。Physica Status Solidi (B), 259(9), 2100419。

2. シンボリ A., 和田 R., 所, N., 黒井 T., ウォン, H. Y., & Huang, A. Q.(2025).陽子移植による4H-SiC PiNダイオードにおける双極性劣化の抑制と解析。固体現象、375巻、69-75頁。

基質の要件についてはチームとご相談ください

Power Wafertechは、あなたのデバイス仕様に合わせた4H-SiCおよびその他の先進半導体ウェハを提供しています。次のプロジェクトのためにエピタクシーや基質のソリューションについてご相談ください。

お問い合わせ
記事FAQ

仕様レビュー時によく提起される疑問

まず材料、直径、向き、厚さ、電気的要件、表面状態、そして意図する適用またはプロセス段階から始めます。
カスタム要件は、材料の入手可能性、処理範囲、試験要件、プログラム量と比較して審査できます。
結果を比較する前に、試料仕様、検査方法、下流プロセス、受け入れ基準について合意してください。
利用可能な書類は製品ごと、検査やバッチ記録を含めて確認する必要があります。

アプリケーションをウェハー仕様に変換するのに助けが必要ですか?

技術的なレビューと見積もりの要件を送ってください。

お問い合わせ
メールvictorchan@powerwafertech.com 電話+86-592-5633652